Основные микропроцессорные комплекты и их функциональный состав
F -группы (F4-F0) описывает код операции, регистровая R- группа (F0-F3) - адресок регистров.
Блок микропрограммного управления предназначен для управления последовательностью подборки микрокоманд из управляющей памяти (ЗУМК) и выполняет последующие функции: управление регистром адреса микрокоманды; подборку очередной микрокоманды с учетом содержимого РАМК; хранение и выдачу признаков; управление микропрограммными прерываниями. В состав БМУ (рис. 5) входят: девятиразрядный регистр адреса микрокоманд и соответственная магистраль; схема формирования еще одного адреса; выходные буферы адреса микрокоманды на элементах с 3-мя состояниями; триггеры признаков (C, Z, Ф); регистр команды; выходной буфер флагов.
Формирование адреса очередной микрокоманды выполняется при помощи условных и безусловных переходов. В каждой текущей микрокоманде содержится поле микроинструкции БМУ, созданной для формирования адреса последующей микрокоманды. Адреса микрокоманды (всего 512) образуют матрицу (страничку), состоящую из 32 строк и 16 столбцов. Каждый адресок определяется номером той строчки и того столбца, на пересечении которых он находится. Под адресок строчки отводится 5 разрядов (МА8 - МА4), а под адресок столбца четыре разряда (МА3 - МА0). Девятиразрядный адресок микрокоманды, выработанный логикой последующего адреса, загружается в регистр адреса микрокоманд, а из него выдается в память микрокоманд по 10 выходным шинам.
Блок микропрограммного управления обеспечивает хранение текущего значения на выходе переноса ЦПЭ (С0, СП0) и заведует информацией на входе переноса (С1, СП1). При помощи 2-ух групп микроинструкций осуществляется управление признаками - установка и их выдача. Схема обработки признаков содержит три триггера: С и Z и триггер - защелку Ф, в какой запоминается текущее состояние выхода переноса ЦПЭ. Логическая схема признаков вместе со схемой переноса ЦПЭ употребляется для выполнения арифметических и сдвиговых операций.
<< В начало < Предыдущая 1 2 3 4 5 6 7 8 9 10 11 12 13 Следующая > В конец >>
Блок микропрограммного управления предназначен для управления последовательностью подборки микрокоманд из управляющей памяти (ЗУМК) и выполняет последующие функции: управление регистром адреса микрокоманды; подборку очередной микрокоманды с учетом содержимого РАМК; хранение и выдачу признаков; управление микропрограммными прерываниями. В состав БМУ (рис. 5) входят: девятиразрядный регистр адреса микрокоманд и соответственная магистраль; схема формирования еще одного адреса; выходные буферы адреса микрокоманды на элементах с 3-мя состояниями; триггеры признаков (C, Z, Ф); регистр команды; выходной буфер флагов.
Формирование адреса очередной микрокоманды выполняется при помощи условных и безусловных переходов. В каждой текущей микрокоманде содержится поле микроинструкции БМУ, созданной для формирования адреса последующей микрокоманды. Адреса микрокоманды (всего 512) образуют матрицу (страничку), состоящую из 32 строк и 16 столбцов. Каждый адресок определяется номером той строчки и того столбца, на пересечении которых он находится. Под адресок строчки отводится 5 разрядов (МА8 - МА4), а под адресок столбца четыре разряда (МА3 - МА0). Девятиразрядный адресок микрокоманды, выработанный логикой последующего адреса, загружается в регистр адреса микрокоманд, а из него выдается в память микрокоманд по 10 выходным шинам.
Блок микропрограммного управления обеспечивает хранение текущего значения на выходе переноса ЦПЭ (С0, СП0) и заведует информацией на входе переноса (С1, СП1). При помощи 2-ух групп микроинструкций осуществляется управление признаками - установка и их выдача. Схема обработки признаков содержит три триггера: С и Z и триггер - защелку Ф, в какой запоминается текущее состояние выхода переноса ЦПЭ. Логическая схема признаков вместе со схемой переноса ЦПЭ употребляется для выполнения арифметических и сдвиговых операций.